Мы представляем технологию создания генераторов тестовых программ для микропроцессоров и делимся своим 10-летним опытом в этой области. Технология описывается на примере MIPS, однако применима к широкому классу компьютерных архитектур. Полагаем, что наш опыт интересен людям из индустрии разработки микропроцессоров, а также системным программистам.
Доклад посвящён эволюции методологии используемой для нагрузочного тестирования и основан на практическом опыте нескольких проектов. В начале пути была простая автоматизации нагрузочного тестирования. По-мере усложнения разрабатываемого продукта и изменения требований, возникала потребность в усложнения методологии и в заимствовании подходов хорошо зарекомендовавших себя для функционального тестирования. Кульминацией эволюции, в рамках доклада, будет рассказ об адаптации BDD (Behaviour…
В докладе рассказывается о расширении возможностей платформы MIPSfpga (https://imgtec.com/blog/mipsfpga-opens-up-the-mips-architecture-to-universities-worldwide/): рассматриваются особенности реализации учебной СнК на ПЛИС с использованием свободно распространяемых IP-блоков и свободного ПО.
Доклад рассчитан на преподавателей и студентов ВУЗов; у разработчиков устройств на ПЛИС также есть интерес во встраивании в свои устройства процессорных ядер.
Размещение в гостинице, транспортное и экскурсионное обслуживание по специальным ценам.